Ambas as tecnologias LoRa® e Sigfox são projetadas para operar sob um protocolo Low Power Wide Area Network (LPWAN). Este protocolo foi criado para conectar sem fio ‘coisas’ que funcionam por bateria à Internet através de redes regionais, nacionais ou globais com requisitos específicos, tais como comunicação bidirecional, segurança ponta a ponta, mobilidade e serviços de localização [2]. LoRa® e Sigfox são orientados para aplicações IoT, onde a baixa potência e a baixa taxa de transmissão são características comuns. Ambas as tecnologias utilizam a banda de rádio ISM (Industrial, Scientific and Medical), uma banda de radiofreqüência sub-gigahertz sem licença, que utiliza a frequência de 868 MHz na Europa e 902 MHz nas Américas [3].
LoRa® é a técnica de modulação de rádio física proprietária. É baseado em técnicas de modulação por espalhamento de espectro derivadas da tecnologia chirp spread spectrum (CSS), uma tecnologia patenteada pela Semtech Corporation [4]. O protocolo LoRaWAN (Long Range Wide-Area Network) é suportado pela associação LoRa Alliance desde 2015.
A Sigfox emprega o Chaveamento de Troca de Fases Binárias Diferenciais (DBPSK) para uplink e o Chaveamento de Troca de Frequência Gaussiana (GFSK) para downlink, que habilita a comunicação. Ela utiliza um sinal de amplo alcance que passa livremente através de objetos sólidos, chamado “Ultra Narrowband” e requer pouca energia. A rede é baseada na topologia em estrela e requer uma operadora móvel para transmitir o tráfego gerado. O sinal também pode ser usado para cobrir facilmente grandes áreas e para alcançar objetos subterrâneos. A rede Sigfox é suportada por uma operadora de rede global francesa fundada em 2010 [3].
Projeto System-In-Package
O design do produto foi desenvolvido com base na tecnologia System-in-Package (SiP), que é um dispositivo semicondutor cujos componentes passivos e chips, ou pastilhas de silício, são todos montados no mesmo substrato, e são envolvidos em um encapsulamento portador de chips, configurando assim um único componente.
Neste projeto SiP, a conexão da pastilha que integra o microcontrolador e o transceptor, e o resto dos componentes do circuito é feita usando fios de ouro, que são colados à superfície do substrato.
O tipo de encapsulamento escolhido para este projeto SiP é o Land Grid Array (LGA).
Todo o contorno deste encapsulamento LGA é preenchido com 2 colunas de 20 pinos e 2 linhas de 12 pinos, totalizando 64 pinos que delineiam o encapsulamento LGA.
Dentro do encapsulamento LGA estão 6 pinos de alimentação, que são muito maiores que os 64 pinos no contorno, e são combinados em pares para conexões VDD e GND.
Quase todos os 64 pinos no contorno do encapsulamento LGA são conectados aos pads da pastilha do microcontrolador, permitindo assim o acesso dos sinais deste componente à Placa de Circuito Impresso (PCB), onde o dispositivo SiP está montado.
O fluxo do projeto SiP é mostrado na Fig. 1:
A. Projeto a nível de sistema
Este projeto combina um MCU (unidade de Microcontrolador), um transceptor de rádio-frequência sub-gigahertz, um acelerômetro de 3 eixos, e um circuito de compensação de RF em um único encapsulamento para operar tanto em Redes LoRa® e Sigfox.
O microcontrolador com um rádio sub-GHz incorporado junto foi selecionado, porque foi levado em consideração as interfaces digitais, o custo final e seu consumo de corrente em modo de repouso profundo, potência da saída de RF até +22dBm, ampla faixa de alimentação suportada, tamanho da memória, e suporte de firmware.
Considerou-se também que o transceptor de rádio-frequência sub-GHz incorporado à pastilha do microcontrolador é capaz de operar em redes LoRa® e Sigfox.
Neste projeto, o circuito de compensação de RF foi incorporado no design do SiP para acelerar o produto final do cliente para evitar simulações de RF e ajustes. Desta forma, apenas alguns componentes são necessários para a sua operação.
B. Projeto do layout do SiP
O layout do dispositivo SiP foi feito usando a ferramenta de desenvolvimento Allegro Package Designer+ (APD+), com a opção SiP Layout, do fabricante Cadence®.
O circuito do projeto do SiP totaliza 21 dispositivos montados, utilizando os seguintes dispositivos:
- uma pastilha de microcontrolador;
- um acelerômetro de 3 eixos;
- uma chave de RF de banda larga para seleção de sinal;
- 18 componentes SMD passivos discretos.
O empilhamento do substrato é composto de 2 camadas de cobre (TOP e BOTTOM), e um núcleo laminado revestido de cobre, em uma espessura total de 100um.
O desenho do layout é dividido em 3 porções: Circuito de RF; pastilha do microcontrolador; e acelerômetro de 3 eixos.
O circuito de RF tem seu próprio roteamento, com algumas regras que o tornam distinto de todo o resto do roteamento no projeto.
O desafio do projeto foi manter o desempenho do transceptor, integrando a maior parte dos componentes de RF no encapsulamento do SiP, e através da exploração do projeto usando simulação eletromagnética, definimos o melhor layout e roteamento para a parte de RF, de modo que o desempenho máximo do transceptor pudesse ser alcançado.
No roteamento do circuito de RF, há uma referência de RF localizada próximo às trilhas, evitando qualquer perda.
Da mesma forma, algumas trilhas de um conjunto de trilhas de sinais de comunicação binária foram roteadas próximo à referência.
Um cuidado especial foi tomado com algumas trihas de sinais roteadas dentro das áreas de cobre, de tal forma que as funcionalidades dinâmicas de abertura/remoção e auto-preenchimento destas áreas garantiram a blindagem completa ao longo das trilhas, a fim de evitar trechos com impedâncias diferentes, e também problemas de Crosstalk / EMI. As vistas do layout podem ser visualizadas na fig. 2:
C. Simulação de desempenho
A simulação do dispositivo SiP foi feita utilizando o ambiente Electronics Desktop, com a opção de ferramenta de simulação eletromagnética HFSS 3D Layout, do fabricante ANSYS®.
Algumas análises diferentes foram realizadas, tais como sinais transientes, parâmetros S (ganho e perda por inserção / retorno) e campo eletromagnético polar 3D, durante o processo de projeto do layout, a fim de encontrar os parâmetros de layout mais adequados, que deram os melhores resultados de simulação.
Ports foram colocados entre a entrada e a saída do circuito de RF, e um estímulo transiente foi aplicado na entrada e uma resposta foi analisada na saída. Na Fig. 3, há algumas plotagens das simulações executadas no dispositivo SiP durante o projeto:
Resultados
A realização do projeto do SiP orientado à fabricação exigiu da equipe de desenvolvimento muitas interações com o grupo de fabricantes, além do estudo e avaliação feitos de várias especificações de layout do substrato nas etapas iniciais do projeto, devido especialmente às pequenas dimensões do dispositivo.
Uma vez que o dispositivo estava pronto para a fabricação, todos os seus recursos funcionaram perfeitamente bem, e as validações de todos os seus processos e especificações de fabricação, da montagem do encapsulamento às medições de desempenho, fluíram sem nenhum problema.
A. Montagem do encapsulamento
A montagem e encapsulamento do SiP foi realizada utilizando um painel de 100um de espessura, denominado “Substrato” disposto em uma matriz que contém 140 unidade.
O processo utilizado durante a montagem do protótipo é descrito a seguir:
(i) Processo “SMT” (Printagem de pasta de solda; Coleta e fixação de componentes; Forno de Refusão), para os componentes passivos, acelerômetro, microcontrolador e chave de RF;
(ii) Processo “Wafer Preparation” (Desbaste e Polimento; Montagem no anel metálico; Corte á laser e á disco), prepara e corta a bolacha de silício em dispositivos individuais, denominado “Die”;
(iii) Processo “Die Attach” (Fixação de dispositivos individuais), coleta e fixa o dispositivo, utilizando um filme adesivo específico, no substrato;
(iv) Processo “Wire Bonder” (Soldagem de fios), para conexão do dispositivo com o substrato, utilizando fios de ouro;
(v) Processo “Compression Mold” (Moldagem de compressão), para encapsulamento do substrato utilizando uma resina plástica composta;
(vi) E finalmente, processo de “Singulation” (Corte á disco), onde o substrato é cortado, individualizando os circuitos integrados, tendo o dispositivo SiP final.
A Figura 4 abaixo mostra com mais detalhes o processo utilizado na montagem do encapsulamento:
Durante o processo de montagem, cada etapa foi inspecionada e medida de acordo com os critérios internos e especificações técnicas da empresa.
Além disso, o dispositivo foi submetido a um processo de qualificação interna para avaliar a confiabilidade e o desempenho funcional.
Na Fig. 5, há algumas etapas do processo, utilizadas durante a montagem do encapsulamento:
B. Avaliação de Desempenho e Medidas
O desempenho do SiP foi avaliado utilizando uma fonte de alimentação, um multímetro digital e um analisador de espectro. O dispositivo foi montado em uma placa que fornece uma interface serial para troca de dados com o dispositivo em teste (DUT) através de comandos AT, e conecta a medição aos instrumentos.
A Fig. 6 abaixo ilustra a potência de saída do dispositivo ao transmitir a modulação LoRa® a 915.2 MHz, especificada a uma largura de banda de 125 kHz e fator de propagação de 7.
A tabela 1 abaixo apresenta outras medidas de corrente e potência de saída para diferentes configurações LoRa®.
| Configuração LoRa | Medidas | ||
|---|---|---|---|
| Fator de Propagação | Largura de Banda (kHz) | Corrente (mA) | Potência de Transmissão (dBm) |
| 12 | 125 | 116.04 | 21.026 |
| 11 | 125 | 118.08 | 21.049 |
| 10 | 125 | 115.449 | 20.99 |
| 9 | 125 | 120.72 | 21.021 |
| 8 | 125 | 112.59 | 21.026 |
| 7 | 125 | 113.48 | 21.027 |
| 8 | 500 | 115.99 | 21.05 |
A figura 7 e a Tabela 2 seguintes mostram os resultados da medição de ruído de fase obtidos ao transmitir uma Onda Contínua:
| Traços | Offset de Frequência (kHz) | Ruído de Fase (dBc/Hz) |
| 1 | 25.0 | -96.20 |
| 2 | 50.0 | -97.03 |
| 3 | 100.0 | -98.81 |
| 4 | 300.0 | -106.98 |
| 5 | 1000.0 | -119.85 |
O dispositivo apresentou um consumo de corrente de 10 mA em modo de recepção e 10uA em modo de repouso.
Conclusões
O desenvolvimento do Projeto do Substrato System-in-Package (SiP) que contém os recursos de unidade de microcontrolador, transceptor de radiofrequência sub-gigahertz, acelerômetro de 3 eixos e circuito de compensação de RF, todos eles integrados no mesmo encapsulamento, envolve diferentes áreas e conhecimentos, do Engenheiro de desenvolvimento (Front-End) ao Engenheiro de Processo de Montagem.
O projeto atende todos os requisitos de RF necessários para ser usado nos protocolos de comunicação Sigfox e LoRa®, e todas estas funcionalidades já mencionadas no estudo foram alcançadas em um pequeno dispositivo com tamanho de encapsulamento de 7,5 mm x 11 mm x 1,2 mm.
Referências: [1] M. Bloechl, “SigFox Vs. LoRa: A Comparison Between Technologies & Business Models”. Accessed on: April 06, 2022. [Online]. Available: https://www.link-labs.com/blog/sigfox-vs-lora
[2] LoRa® Alliance, “What is LoRaWAN® Specification”. Accessed on: May 02, 2022. [Online].
Available: https://lora-alliance.org/about-lorawan/
[3] Daviteq, Marketing Department, “SigFox Technology – Make Things Come Alive”. Accessed on: May 02, 2022. [Online]. Available: https://www.daviteq.com/blog/en/sigfox-technology-make-things-come-alive/
[4] Semtech, “What Is LoRa®?”. Accessed on: May 02, 2022. [Online]. Available: https://www.semtech.com/lora/what-is-lora
[5] G. Dimayuga, R. Agustin, J. Talledo, “Elimination of delamination and solder flow-out in a new System In Package (SIP) with large surface mount device (SMD)”. 23rd ASEMEP National Technical Symposium.
